频率计的设计

频率计的设计 赣南师院 物理与电子信息学院 数字电路课程设计 报告 软件系统测试报告下载sgs报告如何下载关于路面塌陷情况报告535n,sgs报告怎么下载竣工报告下载 书 姓名: 班级:09电子信息工程本科班 学号: 时间: 2010年 6 月5 日 1(设计要求 2(设计 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 的选择与论证 2.1 设计思路 2.2 设计方案的选择 3(单元电路设计与分析 3.1 数字频率计的基本原理 3.2 数字频率计的设计 3.2.1 放大整形电路 3.2.2 时基电路 3.2.3 二分频电路 3.2.4 逻辑控制电路 3.2.5 锁存及译码显示电路 4 电路图及设计文件 4.1系统电路原理图 4.1.1时基电路部分原理图 4.1.2分频电路部分原理图 4.1.3计数功能部分原理图 4.1.4译码锁存显示原理图 4.1.5总设计原理图 5.电路的安装与调试 6. 元件清单 7 .设计心得及体会 8. 参考文献 设计题目:频率计的设计 1(设计要求 1.1 计数器被测信号的频率范围为1—99Hz; 1.2 用二位数码管显示测量数据; 1.3 设计计数频率时间为2s; 1.4需要有保持时间，以便读取被测信号的频率显示值。 2(设计方案的选择与论证 2.1设计思路(原理图) 图2.1 简易数字频率计的组成框图 2.2 设计方案的选择 方案一:整个电路综合使用了与门、非门、555定时器、显示器、74LS48译码器、74LS273锁存器、74LS90计数器等等的逻辑器件和施密特、可重触发器等模拟电子器件来实现设计要求且可用三位显示。 图3.2.1方案一原理图设计 方案二:采用CD40110为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器功能来替代74LS48译码器、74LS273锁存器从而使电路变 得简单易行。 方案三:采用80C51单片机以及外加电路实现频率计数功能。初步想法是利用定时计数器对外部脉冲进行频率计数。 经比较，方案一是传统的数字频率计设计方法，但是其中涉及器件多，将整体电路分成了多个模块，焊电路板时不易合理进行分部，制造工艺困难且成本高;方案二中采用CD40110可以将冗杂的电路化简，可以减少器件，降低成本，使焊接电路更美观的同时，让电路进行调试时可以更容易发现问题所在。对比之下，方案三应是三个方案之中涉及原件最少的方案，鉴于方案三中主要所涉及的软件编程以及外加电路处理还没有较为深刻的认识，所以最后决定采用方案二进行整体电路的设计，同时加强个人硬件设施方面的能力。 3(单元电路设计与分析 3.1 简易数字频率计设计的基本原理: 所谓频率计又称为频率计数器，是一种专门对被测信号频率进行测量的电子测量仪器。其最基本的工作原理为:在特定时间间隔T内测得被测信号的周期个数为N时，则被测信号的频率可 表 关于同志近三年现实表现材料材料类招标技术评分表图表与交易pdf视力表打印pdf用图表说话 pdf 示为 f=N/T 频率计主要由四个部分构成:放大整形电路，时基电路，逻辑控制电路，锁存器。在一个测量周期过程中，被测周期信号在输入电路中经过放大、整形操作之后形成特定周期的窄脉冲，送到主门的一个输入端。主门的另外一个输入端为时基电路产生电路产生的闸门脉冲。在闸门脉冲开启主门的期间，特定周期的窄脉冲才能通过主门，从而进入计数器进行计数，计数器的显示电路则用来显示被测信号的频率值，内部控制电路则用来完成各种测量功能之间的切换并实现测量设置。 3.2 数字频率的设计 3.2.1 放大整形电路 放大整形电路由晶体管3DG100与74LS00或CD4011等组成，其中3DGl00组成放大器将输入频率。为f 的周期信号如正弦波、三角波等进行放大，与非门x 74LS00构成施密特触发器，它对放 大器的输出信号进行整形，使之成为矩形 脉冲。或直接输入一个矩形脉冲。 图3.2.1 放大整形电路 3.2.2 时基电路 555定时器应用为多谐振荡电路时，当电源接通Vcc通过电阻R1.R2向电容C充电，其上电压按指数规律上升，当u上升至2/3Vcc，会使比较器C1输出翻转，输出电压为零，同时放电管T导通，电容C通过R2放电;当电容电压下降到1/3Vcc，比较器C2工作输出电压变为高电平，C放电终止，Vcc通过R1。R2又开始充电;周而复始，形成振荡。则其振荡周期与充放电时间有关，也就是与外接元件有关，不受电源电压变化影响。 输出波形的振荡周期可用过渡过程公式计算: VCC，，t1,R1，R2C 、、 ，，，，0,,,tw1:uVuCCCC3V 2VCC当时， 把代入三要素方程。于是可解出: 1，，tw,t,tw1uC3 2VCC，， ，又、 、 tw1,0.7R1，R20，，，，,,,0Vtw2:t1,RbCuuCC3V VCCtw2,0.7C当时，代入公式,于是可解出: 2，，tw,t,tw2RbuC3 ，，，，振荡周期 T,tw1，tw2,0.7R1，2R2C,2sT 于是为了产生周期为2秒的脉冲，可以使、、同C,100,FR1,20k,R2,2k,时可以通过调节RP来使得555产生的振荡频率在)1Hz—4Hz，即实现秒脉冲进行计数，同时方波信号的高电平持续时间长，低电平持续时间短，NE555的3号脚输出频率为2 Hz的秒脉冲。时基电路的作用是产生一个标准时间信号(高电平持续时间为 1s)，由定时器555构成的多谐振荡器产生。若振荡器的频率 的波形II所示，f1/(t+t )= 0.8Hz，则振荡器的输出波形如图1中0 = 1 2 其中t=2s，t=0.25s。由公式t=0.7(R+R)C和t=0.7RC，可计算出电阻1211222 R、R及电容C的值如图3.2.2 12 图3.2.2 NE555产生秒脉冲 3.2.3 二分频电路 由数字电路的学习课程可知，将2号引脚与6号引脚连接在一起可以构成D触发器，则可以构成二分频电路，由于该课程设计持续时间为2秒，则记得的频率数据则是实际的2倍，因此，在此电路设计中应当增加一个二分频电路，使得数码管显示的数字与输入的实际脉冲频率一致。 图3.2.3 D触发器分频电路图 3.2.4逻辑控制电路 十进制计数,分频器CD4017，其内部由计数器及译码器两部分组成，由译码输出实现对脉冲信号的分配，整个输出时序就是O0、O1、O2、…、O9依次出现与时钟同步的高电平，宽度等于时钟周期。 CD4017有10个输出端(O0,O9)和1个进位输出端,O5-9。每输入10个计数脉冲，可得到1个进位正脉冲，该进位输出信号可作为下一级的时钟信号。RST(图中为15号脚R)为清零端，当在RST端上加高电平或正脉冲时其输出为高电平，其余输出端(O1,O9)均为低电平。当CD4017有连续脉冲输入时，其对应的输出端依次变为高电平状态，故可直接用作顺序脉冲发生器。 当555的3号端输出的方波振荡信号经F3反向之后， 作为控制信号加到4017的CLK端(图中为14号脚) 产生时序控制信号，从而实现2s内的脉冲计数，即频 率检测，数字的保持及自动清零。当F3输出端输出第 一个高电平脉冲信号时，这个脉冲使得Q1输出端由低 电平变为高电平，在4017的第二个脉冲到来之前Q1 将一直保持高电平。当第三个脉冲到来时，Q2端变为 低电平，Q3端变为高电平，但由于Q3端与4017的清 零端连接，这个高电平使4017清零Q1， Q2， Q3，端图3.2.4 CD4017芯片图全变为低电平，而4017的Q3端输出瞬间高电平通过二极管加到了40110的清零端，使得计数器及数显清零，以便下次重新计数。(注:此处所说的Q1~Q9即为图中的Y0~Y9) 3.2.5 锁存及译码显示电路 40110 为十进制可逆计数器/锁存器/译码器/驱动器，具有加减计数，计数器状态锁存，七段显示译码输出等功能。 40110 有2 个计数时钟输入端CPU 和CPD 分别用作加计数时钟输入和减计数时钟输入。由于电路内部有一个时钟信号预处理逻辑，因此当一个时钟输入端计数工作时，另一个时钟输入端可以是任意状态。 40110 的进位输出CO 和借位输出BO 一般为高电平，当计数器从0,9 时，BO 输出负脉冲;从9,0 时CO 输出负脉冲。在多片级联时，只需要将CO 和BO分别接至下级40110 的CPU 和CPD 端，就可组成多位计数器。 引出端符号: BO 借位输出端， CO 进位输出端， CPD 减计数器时钟输入端，CPU 加计数器时钟输入端，CR 清除端，/CT 计数允许端，/LE 锁存器预置端， VDD 正电源 ，Vss 地，Ya~6g 锁存译码输出端。如图3.2.5 在当第三个脉冲到来之前，Q2 输出端保持高电平时间为2 秒，即为数字保持时间，可在 2秒读取被测信号的频率显示 值。第三个脉冲到来之后，当 4017的Q3端输出瞬间高电平 时，通过二极管加到了CD 40110(1)，(2)的清零端， 使得计数器及数显清零，以便 下次重新计数。所以CD40110 在电路中起到了计数，锁存， 译码的多重功能作用。 图3.2.5 CD40110芯片图 4 电路图及设计文件 4.1时基电路部分原理图 图4.1时基电路部分 4.2分频电路功能部分原理图 图4.2分频电路部分 4.3计数功能部分原理图 图4. 3计数功能部分原理图 4.4译码锁存显示原理图 图 4. 4译码锁存显示原理图 4.5 总设计电路原理图 图4.5简易数字频率计数器总设计原理图 5.电路的安装与调试 将所焊接作品的电源(实际电源大约5~7V即可)以及地线都接好，2位数码管将无规律的跳变，但具有停留在某一数字1-2秒的功能，即具有锁存的功能，当通过调节秒脉冲发生器，即555时基电路，可以调节CP脉冲的频率使得函数信号发生器输出的方波频率与2位共阴的数码管显示的频率相同，然后改变函数信号发生器的输出频率在0—99Hz变化，这时数码管显示的频率也将会随着改变，并显示的频率与函数信号发生器显示的频率相同。允许有细小范围内的误差存在，若函数信号发生器显示方波频率为24Hz，则数码管显示频率也大致为24Hz.则表明该电路设计实现了数字频率计的功能。 6. 元件清单 7. 设计心得及体会 通过这次数字电路课程设计的制作，整个设计过程，我查找了许多的资料，同时也像参加了电子竞赛的同学请教了一番，得到一个思想:每一个设计都应想着怎样用最少的材料和资源来实现每一个设计功能～如果用单片机来实现这个课程设计或许会更精简，但刚开始的时候我的单片机课程学习并不是十分扎实，感到相当可惜。于是，比较了几种方案，最终决定选择用集锁存，加减计数，译码等功能于一体的CD40110芯片，从而使得设计简化了很多，并且可以代替计数和译码等芯片。通过这个设计过程，不仅加深了我对数字电路基础这门课程的理解，强化了我对相关知识的记忆，而且提高了我对所学知识的应用能力以及爱好，激发了我对这门课程的热爱。另外，在设计的过程中，通过使用各种学习、应用软件，例如:word、Protel99SE等，我发现自己对这些软件工具的使用也越来越熟练。通过这次设计，我知道了独立思考问题的重要性，从中发现自己的优势和不足，但是我也勉励自己要不断进步，并对未来充满信心和希望。另外，在学习的过程中，又一次验证了一歌道理，我们应当怀着谦虚的态度不断地去向他人学习和请教，只有这样才可以更加地完善自己～还有就是我们应该严肃谨慎地对待每一个细节，在实验测试的过程中，线路的连接要仔细，只要一不小心，连错了线就容易致使芯片爆炸或者元件受损，特别是在线路较多的时候，犯下这种错误，则会引发不必要的麻烦。 综上，本次课程设计，不仅使我对数字电路有了更进一步的熟悉与理解，同时也加强了我的思维能力和动手设计的能力。 8 参考文献 参考文献: [1]阎石.数字电子技术[M] 高等教育出版社,2006:219-223,489-494 [2]谢自美.电子线路实验、设计、测试[M] .武汉:华中科技大学出版社，2006 [3]彭介华.电子技术课程设计指导[M] .湖南:高等教育出版社，1997:189-190 [4]赣南师范学院物理与电子信息学院.电子技术实验与课程设计[M]:18-23 [5]王港元.电工电子实践指导(第三版)[M].南昌:江西科学技术出版社，2003:324-326,342-359 赣南师范学院2009--2010学年第二学期数字电路课程设计 行政班级 09电子信息工程本科班 学号 姓名 ___ __ 选课班级 09电子信息工程本科班 任课教师 杨汉祥 成绩 _________ 课程设计题目:频率计的设计 设计要求: 1.1 计数器被测信号的频率范围为1—99Hz; 1.2 用二位数码管来显示测量数据; 1.3 设计计数频率时间为2s; 1.4需要有保持时间，以便读取被测信号的频率显示值。 教师评语: 教师签字: 年 月 日