硬件描述语言的历史、现状和发展趋势

硬件描述语言的历史、现状和发展趋势 摘要：当前EDA 工具的蓬勃发展直接促进了硬件描述语言（HDL）的广泛使用， 本文介绍了HDL发展的背景和历史，简要介绍了不同硬件描述语言的不同特点，最后讨论了硬件描述语言的面向对象和系统化的发展趋势。 关键词：硬件描述语言、VHDL、Verilog、FPGA 一、引言 当前电子系统正在向大规模、集成化和高速度方向发展, 电子 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 自动化( Electronic Design Automation, EDA) 软件工具在市场上已大量出现, 以硬件描述语言和逻辑综合为基础的自上而下( T op- Dow n) 建模的电路设计方法已在工业界流行。 在传统的硬件电路设计中，主要的设计文件是电路原理图，而采用HDL设计系统硬件电路时主要使HDL编写源程序。所谓硬件描述语言（HDL），是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用EDA工具进行仿真，自动综合到门级电路，再用ASIC 或FPGA 实现其功能。目前这种称之为高层设计（High—Level-Design）的方法已被广泛采用。据统计，在美国硅谷目前约有80%的ASIC 和FPGA使采用HDL方法设计的。 二、硬件描述语言的历史 自从20 世纪70 年代TTL ( Transistor -Transistor Logic) 标准化逻辑元件面市以来, 数字电路设计便进入了所谓逻辑门层设计( gate-level design)时代。工程师第一次能以极便宜的价格, 买到一组标准的逻辑门元件, 用以进行电路的组装及验证。从此, 逻辑元件设计便与数字电路设计分了家。逻辑元件设计者, 专心致力于提供性能更加优异的逻辑门, 而数字电路工程师则专注在数字电路的逻辑 分析 定性数据统计分析pdf销售业绩分析模板建筑结构震害分析销售进度分析表京东商城竞争战略分析 与综合方面。从而使数字电路的设计, 告别了晶体管层次设计( transistor -level design)时代。 随着集成电路制造技术的进步, 集成电路向大规模高密度、高速度的方向发展, 电子系统的设计愈来愈复杂, 人们希望运用计算机强大的运算能力来协助人们设计电路和分析电路, 于是各种电子设计自动化及计算机辅助设计( CAD)工具应运而生,它们使得数字电路的设计进入了高层次设计的新时代——采用硬件描述语言设计数字电路与系统。 早在1980 年, 美国国防部为便于管理有关武器承包商的电子电路技术文件, 使其遵循统一的设计描述界面, 以便将来在有新技术推出时, 仍能重复再使用设计,因而发展了名为VHSIC ( Very High Speed Integrated Circuit )的计划。最初是希望能制定一个标准的文件格式及语法, 而各家武器承包商及其分包商, 均须遵循此统一标准语法格式描述设计的电路。最终目的是希望创造出下一代高速集成电路的设计界面, 以期能突破各种大型集成电路在设计上的不便。 1981年6月成立了VHDL ( Vhsic Hardware Description Language)小组。1983年第三季度, 由IBM公司、TI公司、Intermetric 公司成立开发小组。1986 年IEEE 标准化组织开始讨论VHDL语言标准。1987年IEEE 接受VHDL为标准HDL,即IEEE STD 1076- 1987标准。进一步修订后, 1993年定为ANSI/ IEEE STD 1076-1993标准。 与此同时, 以提供EDA 工具为主业的GDA( Gate way Design Automation)公司于1983年发表了一种相似的硬件描述语言—Verilog HDL ( 以下简称Verilog )。由于GDA 非常了解当时ASIC半导体厂的需求—— 一套功能强大的电路模拟器( simulator) , 足以用来验证庞大而复杂的数字电路。所以Verilog在发展之初, 便试图以程序语言界面( Programming Language Interface, PLI) 为基础,创造一个以计算机辅助设计为导向的自动化电路设计环境。 1984- 1985 年间, GDA公司的Phil Moorby设计出了第一个关于Verilog-XL的仿真器。1986年他又提出了用于快速门级仿真的XL 算法并获得成功,使Verilog语言迅速得到推广。1987 年, Synopsys公司发表了第一个以Verilog为界面的数字电路综合器之后, 数字电路设计变得更有效率。1989年, Cadence 公司将GDA公司的Verilog语言收购为公司内部的私有语言。1 990年, Cadence公司公开发表了Verilog语言, 并成立了OVI( Open VerilogInternation)组织来负责Verilog的发展。1992年起OVI 致力于推广Verilog成为IEEE 标准。这一努力于1995年获得成功, 定名为IEEE STD 1364-1995。对Verilog语言进行了扩充和进一步的完善后, 1999年又定为IEEE 1364- 1999标准。 目前, VHDL和Verilog这两种硬件描述语言都已经被定为IEEE标准, 要比较哪一种语言更好已无任何实际意义。现在很多EDA供应商都把VHDL和Verilog作为其EDA软件输入/ 输出的标准。例如Cadence、S ynopsys等公司都提供了对两者的支持。它们除了语法上的差异及限制之外, 支持两者的EDA工具所提供的功能几乎是相同的。就目前版本的Verilog和VHDL而言, 一般认为Verilog在系统级的抽象建模方面比VHDL略差, 而在门级开关电路建模方面则比VHDL强得多。 自从Verilog推出后, 在集成电路设计界得到了广泛的使用, 拥有广泛的设计群体, 成熟的模型库资源比VHDL丰富, 已成为一种非常类似C的语言, 因此受到了在大学里学过C 语言的工程师的欢迎。VHDL 是一种类似Ada的语言, 大多数的工程师都没有使用Ada 语言的 经验 班主任工作经验交流宣传工作经验交流材料优秀班主任经验交流小学课改经验典型材料房地产总经理管理经验 , 掌握VHDL 设计技术难度较大。大体上, Verilog HDL 在美洲地区较受欢迎, 而欧洲的厂家则比较偏爱VHDL。 事实上, 除了VHDL 和Verilo g 两种标准的硬件描述语言外, 虽然在80年代许多高校、科研单位和大型计算机厂商都相继推出过各自的HDL语言, 例如, M、BLM、U DL/ I、ABEL、PALASM、CUPL、DSL、AHDL 等等, 但都未能得到推广。 三、硬件描述语言现状 现在，随着系统级FPGA以及系统芯片的出现，软硬件协调设计和系统设计变得越来越重要。传统意义上的硬件设计越来越倾向于与系统设计和软件设计结合。目前，就FPGA/CPLD开发来说，比较常用和流行的HDL主要有ABEL-HDL、AHDL和VHDL。硬件描述语言为适应新的情况，迅速发展，出现了很多新的硬件描述语言，像Superlog、SystemC、Cynlib C++等等。究竟选择哪种语言进行设计，整个业界正在进行激烈的讨论。因此，完全有必要在这方面作一些比较研究，为EDA设计做一些有意义的工作，也为发展我们未来的芯片设计技术打好基础。 目前, 硬件描述语言可谓是百花齐放, 有VHDL、Superlog、Verilog、SystemC、Cynlib C++、C Level等等。虽然各种语言各有所长, 但业界对到底使用哪一种语言进行设计, 却莫衷一是, 难有定论。而比较一致的意见是, HDL和C/C++语言在设计流程中实现级和系统级都具有各自的用武之地。问题出现在系统级和实现级相连接的地方：什么时候将使用中的一种语言停下来, 而开始使用另外一种语言？或者干脆就直接使用一种语言？现在看来得出结论仍为时过早。 在2001年举行的国际HDL会议上, 与会者就使用何种设计语言展开了生动、激烈的辩论。最后,与会者投票表决：如果要启动一个芯片设计项目,他们愿意选择哪种 方案 气瓶 现场处置方案 .pdf气瓶 现场处置方案 .doc见习基地管理方案.doc关于群访事件的化解方案建筑工地扬尘治理专项方案下载 ？结果, 仅有2票或3票赞成使用SystemC、Cynlib和C Level设计；而Superlog和Verilog各自获得了约20票。各方人士各持己见：为Verilog辩护者认为, 开发一种新的设计语言是一种浪费；为SystemC 辩护者认为,系统级芯片SoC快速增长的复杂性需要新的设计方法；C语言的赞扬者认为,Verilog是硬件设计的汇编语言, 而编程的标准很快就会是高级语言,Cynlib C++是最佳的选择, 它速度快、代码精简；Superlog的捍卫者认为,Superlog是Verilog的扩展, 可以在整个设计流程中仅提供一种语言和一个仿真器, 与现有的方法兼容, 是一种进化, 而不是一场革命。当然，以上所有的讨论都没有提及模拟设计。如果想设计带有模拟电路的芯片, 硬件描述语言必须有模拟扩展部分, 像Verilog HDL-A , 既要求能够描述门级开关级,又要求具有描述物理特性的能力。 4、 其它典型硬件描述语言 4.1、Superlog 开发一种新的硬件设计语言,总是有些冒险,而且未必能够利用原来对硬件开发的经验。能不能在原有硬件描述语言的基础上，结合高级语言c 、C++甚至Java等语言的点, 进行扩展, 达到一种新的系统级设计语言标准呢?Superlog就是在这样的背景下研制开发的系统级硬件描述语言。Verilog 语言的都首创者Phil Moorby和Peter Flake 等硬件描述语言专家,在一家叫Co-Design Automation的EDA公司进行合作开始对Verilog进行扩展研究。1999年,Co-design Automation公司发布了Superlog系统设计语言, 同时发布了两个开发工具：SYSTEMSIM和SYSTEMEX。一个用于系统级开发, 一个用于高级验证。2001 年,Co-Design公司向电子产业标准化组织Accellara发布了SUPERLOG扩展综合子集ESS，这样它就可以在今天Verilog语言的RTL 级综合子集的基砒上, 提供更多级别的硬综合抽象级, 为各种系统级的EDA软件工具所利用。 至今为止, 已超过15家芯片设计公司用Superlog来进行芯片设计和硬件开发。Superlog是一种具有良好前景的系统级硬件描述语言。 4.2、ABEL-HDL 这是一种早期的硬件描述语言。在可编程逻辑器件的设计中，可方便准确的描述所设计的电路逻辑功能。ABEL语言和Verilog语言同属一种描述级别，ABEL语言的特性受支持的程度远远不如Verilog。Verilog是从集成电路设计中发展而来，语言较为成熟，支持的EDA工具很多。而ABEL从早期可编程逻辑器件（PLD）的设计中发展而来。ABEL-HDL被广泛应用于各种可编程逻辑器件的逻辑功能设计，由于其语言描述的独立性，因而适用于各种不同规模的可编程器的设计。ABEL-HDL的设计也能通过标准格式设计转换文件转换成其它设计环境，如VHDL，Verilog HDL等。从长远来看，VHDL和Verilog的运用要比ABEL-HDL多的多，ABEL-HDL只会在较小范围内继续存在。 4.3、C语言 从EDA技术的发展趋势上看，直接采用C语言设计CPLD/FPGA将是一个发展方向，现在已出现用于CPLD/FPGA设计的C语言编译软件，可以预见，在5-10年之内C语言很可能将逐渐成为继VHDL和Verilog之后设计大规模CPLD/FPGA种手段。 目前有两种相对成熟的硬件C语言：SystemC和Handle-C，它们相应的开发系统CoCetric SYystem Stadio和Celoxica DKI。这两种语言都是在C/C++的基础上根据硬件设计的需求加以改进和扩充，用户可以在它们的开发环境编辑代码，调用库文件，甚至可以引进HDL程序，并进行仿真，最终生成网表文件，放到FPGA中执行。设计者不需要特别的培训，利用他们熟悉的C语言就可以直接进行硬件开发，减轻了硬件开发的瓶颈和压力。随着算法描述抽象层次的提高，使用这种C语言设计系统的优势将更加明显。过去因为太复杂而不能用硬件描述语言表示的算法以及由于处理器运行速度太慢而不能处理的算法，现在都可以利用C语言在大规模FPGA硬件上得以实现。设计者可以利用C语言快速而简洁的构建功能函数，通过标准库和函数调用技术，设计者还能在很短的时间里创建更庞大，更复杂和更高速的系统。 五、硬件描述语言的发展趋势 5.1、OO-VHDL ( Object-Orieted VHDL) 即面向对象的VHDL,其主要概念来自美国国防部支持的RASSP( Rapid Prototyping of Applicat ion-Specif ic SignalProcessors, 快速专用信号处理器原型)计划。目前IEEE有一个专门的小组对OOVHDL进行研究。现在, 面向对象的方法在处理复杂性和增加软件的可再用性方面的能力已在软件工程界获得广泛承认。而这正是当前IC设计中迫切需要解决的问题。因此, 人们希望把面向对象方法应用到VHDL 中。 RASSP 的开发者认为这些面向对象的要素同样适用于对硬件进行抽象, Vista Technologies公司由此出发扩展VHDL语言。扩展后的VHDL语言被称之为OO-VHDL。主要的扩展是引入了新的语言对象EntityObject , 是在Entity 基础上增加类的特征得到的; 此外, OOVHDL中的Ent ity和Architecture具备了继承机制,不同的EntityObject之间可以用消息来通信。 目前, Vista Technologies正在开发OOVHDL的支持环境。在这个环境中, 设计者通过一定的输入工具( 不一定以文字方式输入) 建立OO-VHDL 模型, 其源代码由预处理器翻译成标准的VHDL 代码, 这代码可以被一般VHDL 仿真和综合工具接受。在仿真时, 一个跟踪工具( traceability tool)把VHDL代码中的语句映射回初始的OO-VHDL代码, 这样调试可以在OO-VHDL代码中进行。该环境中的核心工具是OO-VHDL预处理器。 5.2、系统级描述 集成电路的设计现已进入片上系统( system-on-a-ship或system-on-silicon)的时代。面对如此庞大的硬件规模, 芯片设计师必须从更高的层次上进行设计, 并且需要有一种 规范 编程规范下载gsp规范下载钢格栅规范下载警徽规范下载建设厅规范下载 化的方式描述系统。VHDL和Verilog HDL都是为仿真而发展的语言, 它们的语法定义源于离散时间系统仿真, 并不能覆盖当前片上系统设计的全部工具和方法的要求。特别是VHDL和Verilog HDL 都是硬件描述语言, 而现在的片上系统通常是由软件和硬件共同组成的。不仅如此, 片上系统设计师应该能够以比现在的硬件描述语言更加抽象、更加形式化的方式来描述时域信息、设计属性和设计约束。若从计算模型的角度来看, 现有HDL 都是建立在离散事件模型之上的。美国加州大学伯克利分校的Edward Lee教授提出了采用离散事件和数据流混合计算模型的概念。数据流计算模型中没有全局时间的概念, 依靠一个队列来储存行为之间的中间计算结果, 各个并行行为独立地产生输出, 彼此没有关系。采用数据流模型, 可以只验证设计的某些特定属性, 不需要遍历式的验证, 从而能够提高仿真和验证的速度。 EDA 工业协会的工程技术建议委员会( EDA Industry Councils Project Technical Advisory Board, 简称PTAB)建议发展下一代的硬件描述语言——系统级描述语言( system level descript ion language, 简称SLDL) 。SLDL不是取代VHDL/ VerilogHDL, 而是作为比它们更高一个抽象层次的系统级描述语言; 但SLDL也不仅仅是它们的扩展。研究表明, 系统级描述通常要包括: 抽象时间概念、非确定性控制、灵活处理和组合并行进程的技术和对层次式系统的多视角的形式约束。新的系统描述语言应该具备以下一些特征:( 1)软/硬件无关性, 即同一段SLDL代码可以映射到硬件和软件; ( 2)工具无关性, SLDL应该与VHDL 一样以标准的形式出现; ( 3)支持多种计算模型( 对于这一要求现在还存在较大争论) ; ( 4)具有增量式改进的能力; ( 5)支持形式验证; ( 6)综合输入应与仿真输入相同。 六、总结 目前及今后若干年内，VHDL和Verilog仍将是硬件描述语言主角。因为它们已经经过无数应用实例的验证，能够满足各类复杂的逻辑功能要求，各种配套工具软件也非常成熟完善。至于SystemC等新型硬件描述语言，将来成为主流还是被淘汰出局，则与语言本身以及各种配套工具软件是否功能更加强大，使用更加简便，更易于学习掌握，以及与人们已经习惯的语言及工具是否有相似性和延续性等因素有关。另外，目前的硬件描述语言大多用在数字电路的设计，对模拟电路的硬件描述语言正在逐步发展，并且开始应用到实际中。 参考文献： 【1】 邓仰东、王志华. VHDL硬件描述语言的最新发展. 电子科技导报，1998 【2】 谢军. 硬件描述语言HDL的现状和发展. 业界论坛，2003 【3】 程峥. 几种硬件描述语言HDL的现状与发展. 重庆工业高等专科学校学报，2004 【4】 罗杰，康华光. 两种硬件描述语言VHDL/Verilog的发展及其应用. 电气电子教学学报，2002