集成电路测试技术

第二章p-n结二极管什么是p-n结?p-n结中的空间电荷层、势垒高度和势垒厚度非平衡的p-n结p-n结的耗尽层电容p-n结的直流特性p-n结的交流小信号特性和扩散电容p-n结的开关特性p-n结的击穿特性[附]Schottky二极管和欧姆接触◆p-n结中的电荷和电场（热平衡情况）*空间电荷层~空间电荷的产生？空间电荷密度的分布为ρ(x)=q(p–n+ND–NA)≈q(ND–NA).*内建电场E(x)~d2ψ/dx2=-ρ(x)/ε,E(x)=-dψ/dx；内建电场的分布决定于掺杂浓度的分布.最大电场Em在冶金界面处。np＋＋－－电场EEm电子能量Eix0-xPWqVbiEFxn突变p-n结的内建电场、内建电势和空间电荷层宽度在空间电荷区,采用耗尽层近似有d2ψ/dx2=-ρ(x)/ε≈-q(ND–NA)/ε,对–xP≤x≤0,d2ψ/dx2=qNA/ε,对0≤x≤xn,d2ψ/dx2=-qND/ε;利用耗尽层边界和外面电场为0的条件,得到耗尽层内的电场分布为E(x)=-dψ/dx=qNA(x+xP)/ε,(–xP≤x≤0),E(x)=-dψ/dx=qND(x-xn)/ε,(0≤x≤xn);则最大电场出现在x=0处:Em=(qNAxP)/ε=(qNDxn)/ε.由E(x)可求出内建电势为Vbi=qNA(xP)2/2ε+qND(xn)2/2ε=EmW/2.◆突变p-n结中的内建电势和耗尽层宽度（热平衡情况）*内建电势Vbi~势垒高度qVbi:电场分布E(x)曲线下的面积就是内建电势Vbi=-E(x)dx=EmW/2.*耗尽层宽度W~势垒宽度:W=xn+xP={2ε(NA+ND)Vbi/(qNDNA)}1/2.势垒宽度W与势垒高度qVbi直接有关.☆p-n结的势垒高度和势垒宽度都由其中的电场分布来决定;势垒高度增加,势垒宽度也相应增厚.-xPxn∫由于，，故得Vbi与掺杂浓度、温度及半导体的种类有关。在通常的掺杂范围和室温下，硅的Vbi约为0.75V，锗的Vbi约为0.35V。突变p-n结中的内建电势◆p-n结的能带图（热平衡情况）WEND-NAND-NAE线性缓变p-n结突变p-n结[例1]对硅突变p-n结,已知NA=1018cm-3,ND=1015cm-3.求出300K时的内建电势.解:因为ni2=pP0·nP0=NAnn0exp(-qVbi/kT)=NANDexp(-qVbi/kT),则Vbi=(kT/q)ln(NAND/ni2)=0.0259ln[1018×1015/(1.45×1010)2]=0.755V.[例2]对硅单边突变p-n结,已知NA=1019cm-3,ND=1016cm-3.求出300K时的耗尽层宽度和0偏下的最大电场.解:因为Vbi=0.0259ln[1019×1016/(1.45×1010)2]=0.874V,则W=[2εVbi/qND]1/2=[2×12×8.85×10-12F/m×0.874V/1.6×10-19C×1016m-3]1/2=3.37×10-5cm=0.337μm;Em=qNDW/ε=5.4×104V/cm.2.2非平衡状态下的p-n结及势垒电容*加正向电压VF时:势垒高度由qVbi降低到q(Vbi–VF);势垒宽度也相应减薄.*加反向电压VR时:势垒高度由qVbi升高到q(Vbi+VR);势垒宽度也相应增厚.☆凡是与(Vbi)有关的量,只要把其中的(Vbi)改换成(Vbi–V)后,就可把热平衡下的关系推广到非平衡态.q(Vbi-VF)qVFq(Vbi+VR)qVR(正向偏置)(反向偏置)1.势垒电容的定义当外加电压有(-V)的变化时，势垒区宽度发生变化，使势垒区中的空间电荷也发生相应的Q的变化。P区N区PN结势垒微分电容CT的定义为简称为势垒电容。（2-126）2.突变结的势垒电容根据势垒电容的定义，对于P+N单边突变结，对于PN+单边突变结，可见，CT也是取决于低掺杂一侧的杂质浓度。PN结的小信号交流导纳为在　　的情况下，由近似 公式 小学单位换算公式大全免费下载公式下载行测公式大全下载excel公式下载逻辑回归公式下载 ，得其中，，就是PN结的扩散电容由上式可见，CD与正向直流偏流成正比，即，为PN结的直流增量电导2.4PN结的交流小信号特性与扩散电容对于P+N单边突变结，可见CD也是取决于低掺杂一侧的杂质浓度。N区：　　　（同时产生　　　）　▓扩散电容的物理意义▓P区：　　　（同时产生　）P区N区势垒电容与扩散电容的比较势垒区中电离杂质电荷随外加电压的变化率；正负电荷在空间上是分离的；与直流偏压成幂函数关系；正偏反偏下均存在，可作电容器使用；要使CT↓，应使A↓，xd↑（N↓,反偏↑）。中性区中非平衡载流子电荷随外加电压的变化率；正负电荷在空间上是重叠的；与直流电流成线性关系，与直流偏压成指数关系；只存在于正偏下；要使CD↓，应使IF↓（A↓，正偏↓），↓。——注入的少数载流子：浓度分布和扩散电流——(正向偏置)(反向偏置)ppnn+--+JnJPnPpnpnnPJnJPJPJPJnJn电流密度电流密度浓度分布浓度分布JJpn0pn0nP0nP02.3.2p-n结的直流特性*理想p-n结的I-V特性~“理想”:非简并半导体;小注入;耗尽层近似;势垒区无复合中心影响.电流与电压有整流特性关系:(纯粹是少数载流子扩散的电流！)J＝JP+Jn＝JS{exp(qV/kT)–1}反向饱和电流密度JS=(qDPpn0/LP)+(qDnnP0/Ln)=q[(DP/LPND)+(Dn/LnNA)]ni2∝ni2.通过理想p-n结的电流,无论是正向电流,还是反向电流,都是少数载流子的扩散电流;是注入的少数载流子在中性区扩散形成的电流,有效范围是少数载流子的扩散长度大小.1.影响pn结电流电压特性偏离理想方程的各种因素偏离情况：反向电流较大且不饱和；正向电流较小时，实际电流大于理论值。(a)段正向电流较大时，实际值比理论值小，有J∝exp(qV/2k0T)的关系(c)段在更大的电流时，电流电压不再是指数关系，而是线性关系。(d)段2.3.2实际p-n结的I-V特性当V=0时，Jgr=0当V>>kT/q时，当V<0且|V|>>kT/q时，a.势垒区产生复合电流复合电流产生电流正偏反偏2、实际pn结中势垒区产生-复合电流当外加正向电压且V>>kT/q时，当V比较小时，以Jr为主；当V比较大时，以Jd为主。对于硅PN结，当V<0.35V时，以Jr为主；当V>0.45V时，以Jd为主。b、扩散电流与势垒区产生复合电流的比较(P+N结为例)实际pn结中电流小结通过p-n结的三种电流成分(不考虑p-n结电容的效应):①少数载流子的扩散电流I扩散=IS[exp(qV/kT)–1],IS=(qADPpn0/LP)+(qADnnP0/Ln)=qA[(DP/LPND)+(Dn/LnNA)]ni2.②势垒区中的复合电流(在低的正向电压时重要)I复合=(qAniW/2τr)·exp(qV/2kT).③势垒区中的产生电流(在反向电压时重要)I产生=(qAniW/τg).大注入效应:-大注入是指正偏工作时注入载注子密度等于或高于平衡态多子密度的工作状态。A.大注入时边界处的少子浓度:大注入时有pn(xn)≈nn,nP(-xP)≈pP,代入到pn=ni2exp(qV/kT)中,得到大注入时的边界条件为:pn(xn)=niexp(qV/2kT),nP(-xP)=niexp(qV/2kT).与电压的关系变小(由kT→2kT);B.大注入自建电场:使少子扩散系数加倍;用2D代替D;用niexp(qV/2kT)代替pn0exp(qV/kT)或nP0exp(qV/kT).得到大注入时的电流∝exp(qV/2kT),即在大电流下电流随电压增加的速率减小.C.串联电阻压降IR:使势垒上的电压实际降低为(V-IR),这在电流很大时影响十分显著.2.3.4大注入时p-n结的I-V特性这相当于空穴电流仍只由扩散电流构成，但扩散系数扩大了一倍。这个现象称为Webster效应。大注入条件下的PN结电流将大注入自建电场代入空穴电流密度方程，得　　由此可见，当发生大注入时，PN结的电流电压关系为这时，PN结的lnI~V特性曲线的斜率，将会从小注入时的(q/kT)过渡到大注入时的(q/2kT)。　*理想p-n结的小信号等效电路~耗尽层电容CJ=Aε/W.扩散电容CD=A(q/kT)[(qLPpn0/2)+(qLnnP0/2)]exp(qV0/kT).扩散电导GD=A(q/kT)[(qDPpn0/LP)+(qDnnP0/Ln)]exp(qV0/kT).GDCDCJVI2.5p-n结的开关特性*开态~注入非平衡少数载流子→等量的过剩电子电荷和过剩空穴电荷的存储:注入电流IF越大,少子寿命越长,存储的电荷也就越多.*瞬变过程~开启过程较快,则开关时间主要决定于从开态到关态的过程:①反向电流恒定阶段(存储时间ts的过程):处于反向低阻状态;存储电荷通过反向抽取和自身复合而减少;存储时间为ts=τPln(1+IF/IR).②反向电流衰减阶段(下降时间tf的过程):已进入反向高阻状态;是p-n结上反向偏压逐渐上升、势垒电容充电的过程;可有tf∝(τP+RCJ).tstfIF-IRtI曲线1~4为存储过程，即ts期间，这期间Ir变化不大。E1-E2I0ts*提高开关速度的措施~①减短少数载流子寿命(引入Au等复合中心杂质或缺陷);②减短基区的长度(等效于使τP↓);③在线路上,使IF小(存储电荷少),使IR大(存储电荷消失快);④彻底避免电荷存储(如采用多数载流子工作的金属-半导体接触的二极管).t=0t=tsxpn(x)p-n结的关断过程(少子存储电荷的衰减过程)t=tf2.6PN结的击穿雪崩倍增隧道效应热击穿击穿现象击穿机理：电击穿*两种击穿机理~①隧道击穿(Zener击穿):是量子隧穿效应;击穿电压主要与势垒区的电场、掺杂浓度、势垒高度和势垒厚度有关.②雪崩击穿:是热载流子碰撞电离、倍增的效应;击穿电压主要由载流子从电场所获得的能量来决定.③击穿效应的利用:例如~稳压二极管,反向二极管,IMPATTD,APD.(隧穿效应)(雪崩倍增)——两种击穿机理的比较——隧道击穿①击穿电压主要决定于势垒区的电场;②击穿电压与外激发(使势垒区载流子数目增加)关系不大;③击穿电压为负温度系数(温度↑时,Eg↓,击穿电压↓);④击穿电压很低(一般是<4V).雪崩击穿①击穿电压主要决定于热载流子所获得的能量(与势垒区的电场和宽度有关);②击穿电压与外激发关系很大;③击穿电压为正温度系数(温度↑时,晶格散射使载流子损失的能量↑);④击穿电压可以很高(一般是>6V).[附]Schottky势垒金属金属qφsqχqφmqVbiqφn金属qVbiqφnqχqφm理想的M-S接触(热平衡)实际的M-S接触(热平衡)qφo第三章双极型晶体管（BJT）基本工作原理直流特性双极型晶体管模型频率特性功率特性开关特性异质结双极型晶体管晶闸管3.1双极结型晶体管工作原理PN结正向电流的来源是多子，所以正向电流很大；反向电流的来源是少子，所以反向电流很小。如果给反偏PN结提供大量少子，就能使反向电流提高。给反偏PN结提供少子的方法之一是在其附近制作一个正偏PN结，使正偏PN结注入的少子来不及复合就被反偏PN结收集而形成很大的反向电流。反向电流的大小取决于正偏PN结偏压的大小。通过改变正偏PN结的偏压来控制其附近反偏PN结的电流的方法称为双极晶体管效应.由此发明的双极结型晶体管获得了诺贝尔物理奖。*基本结构*构成:由2个p-n结(集电结、发射结)背靠背组成,形成n-p-n或p-n-p三层结构(三个区：发射区-基区-集电区，三个电极：发射极-基极-集电极).放大工作时:发射结正偏(则发射结电阻re很小);集电结反偏(则集电结电阻rC很大).制造:Si晶体管常采用平面工艺(外延,氧化,光刻,扩散,……).低阻衬底外延层(集电区)EBBC(基区)(发射区)n+pnECBBCE~VBE+－+－VBCRL←IC←IE↑IBqVBEqVBCCBE要点：①re<>NB；要减小Inr，就应使WB<>NB。可利用发射结注入效率对其进行定量分析。本节的讨论以PNP管为例。载流子分布Carrierdistribution3.2.2理想BJT中载流子浓度的分布：*中性基区(0~W)中电子的分布:np(x)=np0+nP0(exp[qVBE/kT]–1){sinh[(W-x)/Ln]/sinh(W/Ln)}+nP0(exp[qVBC/kT]–1){sinh(x/Ln)/sinh(W/Ln)},在W<>kT/q的有源放大区,可简化为np(x)≈np0+nP0exp[qVBE/kT]·(1-x/W)=np0+nP(0)·(1-x/W),这时基区少子浓度的分布由发射结处的最大值nP(0)而线性下降到集电结边缘处的0.*同样,可求出E区和C区中的少子分布pE(x)和pC(x)与电压的关系.3.2.3理想(均匀基区)BJT的电流~电压关系电流正向反向ElectronFlowHoleFlow一、理想BJT中载流子浓度的分布：*中性基区(0~W)中电子的分布:在W<>NB，即（NB/NE）<<1，则上式可近似写为小结理想BJT放大状态的性能分析~(VBE>0,VBC<0)∵IE≈a11{exp(qVBE/kT)-1}+a12,IC≈a21{exp(qVBE/kT)-1}+a22;∴IC=(a21/a11)IE+[a22-(a21a12/a11)]≡α0IE+ICBO,则α0=(a21/a11)≈{1/[1+(ρEW/ρBLpE)]}·{1-(W2/2LnB2)},γ=1/[1+(ρEW/ρBLpE)],αT=1－(W2/2LnB2);对于浅发射结(WE<>kT/q时,IE将集中在发射结边缘附近~电流集边效应(基极电阻引起的横向电压所致),使得发射极有效宽度减小(存在发射极有效条宽).影响：发射结边缘处电流密度↑→易产生基区电导调制效应和基区展宽效应,同时使发射结的有效利用面积↓→晶体管最大电流容量取决于发射极周长~存在发射极单位周长电流容量,极大地影响晶体管的功率特性.*降低电流集边效应的方法~①限制电流(因为大电流时容易产生集边效应);②基区掺杂NB不能太低;③采用高的发射极周长/面积比的结构(梳状结构有很高的周长/面积比).(3)非理想BJT的Early效应(基区宽度调制效应):*现象~在放大态,VCB变化→C结宽度变化→基区宽度W变化~Early效应.该效应将使增益变化和输出电阻降低.*Early电压~因为IC≈IEn,则有———=-Icpp(W)——————·———≡-Ic/VA,其中VA称为Early电压:VA={Pp(x)dx}=QB’/Cjc,基区多子电荷总量QB’=qApp(x)dx,———=Cjc(C结小信号电容)1pp(x)dxWVBC{pp(W)[W/VBC]}W0W0dQB’dVBCICVBC∫∫0W∫*Early电压VA的图解确定~因VA与VCB近似无关,故VA常取VCB=0时的值;再根据——=－——，即可由共发射极输出特性曲线来确定VA.dICdVBCICVA0-VAVCEIE=0IE＞0,VBC=0ICVCEICIC’(4)非理想BJT的Kirk效应(基区展宽效应)*现象:在大电流时,基区发生展宽的现象即为Kirk效应.*影响:①基区存储少子电荷增加;②β0下降;③频率特性变差.→严重影响晶体管的高频功率特性.*改进方法:保证“集电极电流密度<临界电流密度Jco≈qvsNC”.→①提高C区掺杂浓度;②减小C区厚度;③设定集电极最大允许工作电流.B(p)C(n)势垒区xE？⑴⑵⑶⑷(5)非理想BJT的Webster效应(基区电导调制效应):*现象:当VBE较大、大注入电子时→基区中也有大量的空穴积累(并维持与电子相同的浓度梯度),这相当于增加了基区的掺杂浓度,使基区电阻率下降~基区电导调制效应→注射效率降低,β0下降~Webster效应.*电阻率的变化:若原来p型基区的电阻率为ρ0≈(qμpNB)-1,大注入时,pP=NB+Δp=NB+Δn,则电阻率变为ρ=[qμp(NB+Δn)]-1=ρ0NB/(NB+Δn).可见:大注入可使电阻率大大降低,而且注入越大,降低得越多.这对大电流状态下工作的均匀基区晶体管的影响特别严重(是引起大电流β0下降的主要原因).◇β0~IC的关系曲线:小电流时,β0随IC的增大而上升(β0∝IC(1-1/m));中等电流时,β0与IC无关;大电流时,β0随IC的增大而下降(β0∝1/IC,Webster效应+Kirk效应).注:均匀基区的合金管容易发生Webster效应;而缓变基区的平面管容易发生Kirk效应.ICβ0E结复合等电流大注入3.3.3非理想BJT的击穿效应(击穿电压BV):*击穿电压~是集电极反向电流急剧增加时的反向VCB或VCE值.大多为雪崩击穿.　通常需要定义和测量下列击穿电压：　　　BVCBO：发射极开路，集电极－基极击穿电压　　　BVEBO：集电极开路，发射极－基极击穿电压　BVCEo：基极开路时，C-E之间的击穿电压.　　由于内部产生机构不同，BJT的击穿电压按以下两种情况分别讨论。　1.　BJT的两个PN结中，一个结反偏，另一个PN结处于不同状态时的雪崩击穿或隧道击穿。　2.　基区穿通。　在未出现雪崩击穿或隧道击穿条件下，集电结或发射结上反偏电压增加到一定数值时，由于空间电荷区的展宽，导致发射结和集电结在基区穿通.习惯上将此时的外加电压称为击穿电压。*击穿特性~有硬击穿、软击穿，甚至有负阻型的击穿.非理想BJT的穿通效应(穿通电压VPT):中性区被耗尽，能带图显示穿通状态　EBbarrierloweredbyVCEWhenpunch-throughhappens,thereisnoflat-bandregioninbase(noquasi-neutral)potentialbarrierseenbyholebeforepunch-through*基区穿通电压~①是基区宽度减小到0时的VCB值.因基区穿通后,发射结即变为反偏而引起雪崩击穿,则晶体管的耐压受到此穿通电压的限制:BVCBo=BVEBo+VPT=BVCEo.②在基区宽度小和掺杂低时,容易发生穿通而非雪崩击穿.③对均匀基区晶体管有:VPT≈(q/2ε)(NB/NC)(NB+NC)WB2.*外延层穿通电压~①是双扩散外延平面晶体管中发生外延层穿通时的VCB电压.一旦穿通后,与低阻衬底构成的p+-n+结随即发生击穿.②为了防止外延层穿通,外延层的厚度应该足够大.例：试确定集掺杂浓度和集电区宽度，以满足穿通电压的要求。有一均匀掺杂的硅双极晶体管，基区宽度为0.5μm，NB＝1016cm-3,穿通电压期望值为25V。共基极情况正向有源模式(Activemode)是BEJ正偏，CBJ反偏。饱和发生在BEJ正偏，CBJ正偏。当IE=0,器件工作在截止状态,IC是集电结的反向漏电流.3.3.4晶体管的输出特性共发射极饱和状态发生在发射结和集电结均正偏的情况下。正向有源模式对于线性放大器中是最有用的。饱和模式和截止模式对于开关器件中最有用的。当VBC=0时，在放大区，VBC<0，且当时，ICBO代表发射极开路(IE=0)、集电结反偏(VBC<0)时的集电极电流，称为共基极反向截止电流。式中，当VBC=0，或VBE=VCE时，在放大区，VBC<0，或VBEICBO②IB增加,IC=β0IB增大.③VCE增大时,由于Early效应,使β0增大,则特性曲线是倾斜的.④当VCE降低到C结为正时,C结收集能力下降,IC即迅速减小.一、正向有源区(VBE>0,VBC<0)电路模型二、反向有源区(VBE<0,VBC>0)IE:电子从集电极注射到基极,被发射极收集IB:空穴从基区注射到集电区，在集电区中与电子复合　三、截止区(VBE<0,VBC>0)IE:E区的空穴注射到B区.IC:C区的空穴注射到B区。这里有少量的漏电流(~10-12A)四、饱和区(VBE>0,VBC>0)IC,IE:平衡下，电子由C区到B区和E区到B区的电流。IB:空穴注射到E/C,分别与E/C中发生复合基极电流变化时，集电极电流没有变化.3.4BJT的频率特性当晶体管对高频信号进行放大时，首先用被称为“偏置”或“工作点”的直流电压或直流电流使晶体管工作在放大区，然后把欲放大的高频信号叠加在输入端的直流偏置上。当信号电压的振幅远小于(kT/q)时，称为小信号。这时晶体管内与信号有关的各电压、电流和电荷量，都由直流偏置和高频小信号两部分组成，其高频小信号的振幅都远小于相应的直流偏置。各高频小信号电量之间近似地成线性关系。跨导：代表集电极电流受发射结电压变化的影响，也称晶体管的转移电导。根据发射极增量电阻re的表达式，gm与re之间的关系为由直流电流电压方程，当集电结反偏时，跨导可表为：3.4.1BJT的小信号交流等效电路:输入电导：gBE=IB/VBE=(IC/β0)/VBE=gm/β0.共基极交流输出短路电流　放大倍数：　　电流增益ffβfαfTβ0α0=1αβ3dB3dB共发射极交流输出短路电流　放大倍数：　　电流增益的数值常用分贝（dB）表示，即1.共发射极输出端交流短路时高频小信号电流放大倍数：↓VBEgmVBEEECB1/gBECECμrB~~iB→←iC~~B’高频等效电路ωβ=gB’E/(CE+Cμ),Cμ=(1+rCgm)Cjc.3.4.2BJT的频率参数:①共发射极截止频率fβ~fβ=ωβ/2π=(1/2π){τF+(kT/qIC)(CjE+Cjc)+γCCjc}-1.②共基极截止频率fα~可由fβ来求得:fα=(β0+1)fβ.③特征频率fT~为│β│=1时的频率.fT≈β0fβ=(β0/2π){τF+(kT/qIC)(CjE+Cjc)+γCCjc}-1.在f>>fβ时有│β│f=β0fβ=fT.④最高振荡频率fm~fm=√fT/[8π(rB+πfTL)Cjc]≈fT[8πrBfTCjc]-1/2.在f>fT时有fGp1/2=fm,故也称fm为功率增益-带宽乘积.称为信号延迟时间，代表信号从发射极到集电极总的有效渡越时间，则可写为令定义：当下降到时的角频率和频率分别称为的截止角频率和截止频率，记为和，即共发射极高频小信号短路电流放大系数及其截止频率的截止角频率和截止频率，记为和，即定义：当　　下降到　　时的角频率和频率分别称为　这时又可表为随频率的变化在此频率范围内，ic比ib滞后900，且与f成反比，即频率每加倍，减小一半。由于功率正比于电流平方，所以频率每加倍，功率增益降为1/4。定义：当降为1时的频率称为特征频率，记为fT。由可解得特征频率的定义因所以fT可表为对于fa<<500MHz的晶体管，ec中以b为主，这时，故一般情况下应减小WB。但当WB减小到b不再是ec的主要部分时，再减小WB对继续减小ec已作用不大，而对rbb’的增大作用却不变。同时工艺上的难度也越来越大。几个主要矛盾(1)对WB的要求 总结 初级经济法重点总结下载党员个人总结TXt高中句型全总结.doc高中句型全总结.doc理论力学知识点总结pdf 以上可知，对高频晶体管结构的基本要求是：浅结、细线条、无源基区重掺杂、N+衬底上生长N-外延层。§3.6.3开关时间*开关过程的图示~延迟时间td=t1-t0;上升时间tr=t2-t1;存储时间ts=t4-t3;下降时间tf=t5-t4.IBVBQB(t)QBtttt(基极输入脉冲)(基极电流)(基区存储电荷)IC(集电极电流)t0t1t2t3t4t5开启时间关闭时间0Wnp(x)QSt2(和t4)tntnt3QBSIB1IB2第四章结型场效应晶体管（JFET）结型场效应晶体管GaAs-MESFETHEMT1场效应晶体管（FieldEffectTransistor，FET）是另一类重要的微电子器件。这是一种电压控制型多子导电器件，又称为单极型晶体管。这种器件与双极型晶体管相比，有以下优点①输入阻抗高；②温度稳定性好；③噪声小；④大电流特性好；⑤无少子存储效应，开关速度高；⑥制造工艺简单；⑦各管之间存在天然隔离，适宜于制作VLSI。JFET和MESFET的工作原理相同。以JFET为例，用一个低掺杂的半导体作为导电沟道，在半导体的一侧或两侧制作PN结，并加上反向电压。利用PN结势垒区宽度随反向电压的变化而变化的特点来控制导电沟道的截面积，从而控制沟道的导电能力。两种FET的不同之处仅在于，JFET是利用PN结作为控制栅，而MESFET则是利用金-半结（肖特基势垒结）来作为控制栅。结型栅场效应晶体管（JFET）肖特基势垒栅场效应晶体管（MESFET）绝缘栅场效应晶体管（IGFET或MOSFET)场效应晶体管（FET）的分类☆JFET的基本结构和工作原理：n沟道JFET~衬底是低阻n型;2个对称的p+n结构成栅极;中间留有沟道(长为L,宽为W).工作~[电压控制沟道的电阻]Rmin=L/[qμn·ND·2(a-x0)·W]在平衡(不加电压)时,沟道电阻最小;电压VDS和VGS都可改变栅结势垒宽度→改变沟道电阻→从而改变IDS.nP+P+SDGG2aLW3☆JFET的输出特性：*在VGS=0和正常VDS时~线性电阻段(A点)→沟道夹断点(B点)→电流饱和段(C点).*在VDS较大时~漏端栅结雪崩击穿,源-漏击穿电压BVDS随着反向VGS的增大而下降.对应于D点.4VDSIDSIDsatVDSatVGS<0VGS=0CBA夹断饱和击穿0(沟道夹断)GG-SD+BVDS电流饱和机理:①长沟道~沟道夹断;②短沟道~速度饱和.D☆JFET的转移特性:*最大饱和漏极电流IDSS~G-S电压为0时,IDS≠0,而为IDSS.*夹断电压VP~当G-S电压为负(VGS<0)时,沟道变窄;当VGS=VP时,沟道夹断,IDS=0.根据栅p-n结耗尽层厚度等于沟道宽度,得:VP≈-qNDa2/(2εε0)∝NDa2.*由输出特性曲线可以求得在某一定VDS时的转移特性曲线.☆JFET的代表符号:5VGSIDSIDSSVP0P沟耗尽型n沟耗尽型n沟增强型p沟增强型☆JFET的直流参数:①夹断电压VP~主要与沟道掺杂浓度和原始沟道厚度有关.②最大饱和漏极电流IDSS~与沟道尺寸和掺杂浓度有关.③最小沟道电阻(导通电阻)Rmin~直接影响到器件的耗散功率.④栅极截止电流IGSS和栅源输入电阻RGS~IGSS就是栅p-n结的反向漏电流;则RGS很高.但IGSS比单个p-n结的反向漏电流要大.⑤栅源击穿电压BVDS~是漏端栅p-n结的反向击穿电压(=BV+VGS).⑥输出交流功率P0~与容许最大漏极电流和容许D-S最高峰值电压成比例:P0∝IDSS(BVDS-VDSat).7☆JFET的交流小信号参数:①跨导gm~gm=ID/VGS](VDS=常数).非饱和区:gm=G0(1/VP0)1/2{(VDS+Vbi-VGS)1/2－(Vbi-VGS)1/2};在线性区gm∝VDS.饱和区:gmsat=G0{1－[(Vbi-VGS)/VP0]1/2};当VGS=Vbi时,gmsat最大(gmmax=G0=2aWqμnND/L).有效跨导:gmeff=gm/(1+gmRS).②漏电导gD~gD=ID/VDS](VGS=常数).非饱和区:gD=G0{1－[(Vbi-VGS+VDS)/VP0]1/2},在VDS很小时,得到线性区电导gDL=G0{1－[(Vbi-VGS)/VP0]1/2}=gmsat.饱和区:理想的电导=0;但实际上为一有限值.③有效漏导电gDeff~计入源和漏的串联电阻:gDeff=gD/[1+gD(RS+RD)].9☆GaAs-MESFET概要:*GaAs外延材料~n-GaAs的μn比硅的大5倍,峰值漂移速度大2倍;衬底可用SI-GaAs(减小寄生电容).*栅极~用金属-半导体接触代替结型栅.→可低温形成,能采用GaAs材料;但是与p-n结栅相比:热稳定性较差,漏电流较大,逻辑摆幅较小,抗噪声能力较弱.*优良性能~与微波硅BJT相比:工作频率高(可达60GHz),噪声低,饱和电平高,可靠性高等.*工作原理~与JFET基本相同,但是:①在短沟道(0.5~2μm)MESFET中,速度饱和模型能较好地描述I-V特性(虽然饱和机理与Si和SiC等的不同,但同样都产生偶极畴,使电流饱和);②对于栅长<0.5μm者,电子的输运将是瞬态的,有速度过冲(对短沟Si器件,无明显的速度过冲).21HEMT的基本结构和能带图:在AlGaAs/GaAs异质结界面上形成电子势阱→2-DEG.HEMT就是利用外加栅压VGS控制2DEG的浓度，即导电沟　道的厚度，从而控制漏源电流的。　EFE0E1xqVGqφ0d电子能量VGSDn+n+S.I.-GaAsi-GaAsn-AlxGa1-xAs2-DEGi-AlxGa1-xAs(能带图)(结构图)26能带的不连续2DEG－10nm左右浓度：1011-1012cm-2－形成导电沟道-厚度随栅电压改变　　第五章MOS型场效应晶体管（MOSFET）大尺寸MOSFET小尺寸MOSFETSOI-MOSFET电荷耦合器件（CCD）绝缘栅场效应晶体管按其早期器件的纵向结构又被称为“金属-氧化物-半导体场效应晶体管”，简称为MOSFET，但现在这种器件的栅电极实际不一定是金属，绝缘栅也不一定是氧化物，但仍被习惯地称为MOSFET。5.1MOSFET基础5.1.1MOSFET的结构　O＿SiO2,SiC,Al2O3,HfO2,Si3N4M＿高电导率多晶硅　四端器件：G－S－D－衬底（与S相连而成为三端器件）P型衬底N沟道MOSFET的剖面图P型衬底★附：MOSFET的基本结构和表面能带弯曲*半导体表面状态:平带(ψs=0);积累(ψs<0);耗尽(ψs>0);弱反型(ψs=ψB);强反型(ψs≥2ψB).*表面的参量:半导体表面势ψs;半导体的Fermi势ψB.p-Sin+n+xySDGx0qψsqψqψsqψBEFEiQn(y)375.1.2MOSFET的工作原理当VGSVT时，栅下的P型硅表面发生强反型，形成连通源、漏区的N型沟道，在VDS作用下产生漏极电流ID。对于恒定的VDS，VGS越大，沟道中的电子就越多，沟道电阻就越小，ID就越大。所以MOSFET是通过改变VGS来控制沟道的导电性，从而控制漏极电流ID，是一种电压控制型器件。P沟道MOSFET的特性与N沟道MOSFET相对称，即：(1)衬底为N型，源漏区为P+型。(2)VGS、VDS的极性以及ID的方向均与N沟相反。(3)沟道中的可动载流子为空穴。(4)VT<0时称为增强型（常关型），VT>0时称为耗尽型（常开型）。5.1.3MOSFET的类型①线性区当VDS很小时，沟道就象一个阻值与VDS无关的固定电阻，这时ID与VDS成线性关系，如图中的OA段所示。输出特性曲线：VGS>VT且恒定时的VDS~ID曲线。可分为以下4段5.1.4MOSFET的输出特性②过渡区随着VDS增大，漏附近的沟道变薄，沟道电阻增大，曲线逐渐下弯。当VDS增大到VDsat(饱和漏源电压)时，漏端处的可动电子消失，这称为沟道被夹断，如图中的AB段所示。线性区与过渡区统称为非饱和区，有时也统称为线性区。③饱和区当VDS>VDsat后，沟道夹断点左移，漏附近只剩下耗尽区。这时ID几乎与VDS无关而保持常数IDsat，曲线为水平直线，如图中的BC段所示。实际上ID随VDS的增大而略有增大，曲线略向上翘。④击穿区当VDS继续增大到BVDS时，漏结发生雪崩击穿，或者漏源间发生穿通，ID急剧增大，如图中的CD段所示。将各曲线的夹断点用虚线连接起来，虚线左侧为非饱和区，虚线右侧为饱和区。以VGS作为参变量，可得到不同VGS下的VDS~ID曲线族，这就是MOSFET的输出特性曲线。4种类型MOSFET的特性曲线小结★理想MOSFET的阈值电压:*“理想”的含义:在栅电压VG=0时,半导体表面处于平带状态.*刚刚出现沟道(强反型)时的外加栅电压,即为阈值电压:VT=(SiO2层上的电压Vi)+2ψB,而Vi≈(耗尽层电荷QB)/Ci,(Ci是单位面积的SiO2电容)QB=-(2εε0qNA[2ψB])1/2,∴VT=-√2εε0qNA(2ψB)/Ci+2ψB.38例1：计算P型衬底MOS电容的平带电压。　　已知一p型衬底MOS电压，掺杂浓度为NA=1016cm-3,SiO2层厚度为tox=50nm，有一个n+多晶硅栅。假设QOX＝1011cm2，功函数差为φms=-1.1V。解：栅氧化层电容为：等价栅氧化层表面电荷密度为：　平带电压为：　说明：对于P衬底器件，能够满足平带条件的栅压为负值。　例2： 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 MOS系统的栅氧化层厚度，使之产生特定的阈值电压。考虑一个n+多晶硅栅和一个p型衬底，掺杂浓度为NA=3X1016cm-3。假设QOX＝1011cm-2，功函数差为φms=-1.1V。试确定VT＝0.65V时的栅氧化层厚度。解：费米势为：最大耗尽层厚度为：　阈值电压为：　　阈值电压为正值，说明MOS器件是增强型的，要产生反型层电荷，必须加一正栅压，而零栅压时反型层电荷为零。　例3：计算Al栅MOS系统的阈值电压。考虑T＝300k时的一个p型硅衬底器件，掺杂浓度为NA=1014cm-3。假设QOX＝1010cm-2，功函数差为φms=-0.83V，栅氧化层厚度为tox=50nm。解：费米势为：最大耗尽层厚度为：　阈值电压为：　　阈值电压为负值，说明MOS器件是耗尽型的，即使半导体是轻掺杂，在氧化物中正电荷和功函数差的作用下，零栅压时已形成电子反型层。　N沟MOSFET的阈电压为这与前面得到的MOS结构的阈电压表达式相同。P沟MOSFET的阈电压为例4：计算由于源－衬偏压引起的阈值电压的改变量。　　考虑T＝300k时的一个n沟MOSFET，设衬底掺杂浓度为　　　NA=3X1016cm-3，栅氧化层厚度为tox=50nm，VSB＝1V。解：费米势为：电容为：　阈值电压改变量为：　　如果衬底偏压加到P沟器件上，阈值电压将变为更负的值。　★实际MOSFET的平带电压和阈值电压：*平带电压VFB~a)功函数差可以用Fermi势来表示:φms=(栅金属的Fermi势ψG)－(半导体的Fermi势ψB),ψB=(kT/q)ln(NA/ni);b)SiO2/Si系统内部和界面的电荷:影响可用有效界面电荷Qf表示.∴VFB=φms－Qf/Ci.∴VT=-√2εε0qNA(2ψB)/Ci+2ψB+φms－Qf/Ci.*衬底反向偏压VBS~将使沟道下面的耗尽层宽度Wm增厚,从而使VT变化:VT=√2εε0qNA(2ψB+VBS)/Ci+2ψB+φms－Qf/Ci.★影响实际MOSFET阈值电压的各种因素:①沟道压降的影响~VDS增大时,沟道电流在沟道中产生压降→沟道各点电位不等[有V(y)]→表面势在各点不等[有ψs+V(y)]→沟道下的场感应结耗尽层宽度沿y逐渐增宽→耗尽层中的电荷量沿y逐渐增多→使VT变化(随着VDS的增大,n沟器件的VT增大,p沟的VT降低).②衬底反偏置电压VBS的影响~使场感应结耗尽层宽度展宽→空间电荷面密度增加→使VT随着│-VBS│的增大而增大.③栅电容Ci的影响~(单位面积电容Ci=εε0/tox)栅电容越大(减小tox,增大ε),│VT│也就越低.→MFSFET.④金属-半导体功函数差Φms的影响~产生平带电压的一部分.金属或半导体在MOS系统中的功函数,与独立时的功函数不同,而且半导体的功函数还与掺杂种类和浓度有关.Φms也与衬底掺杂浓度有关:用多晶硅栅电极有利于减小阈值电压.⑤衬底掺杂浓度的影响~a)影响半导体的Fermi势→对VT的影响很微弱;b)影响耗尽层中空间电荷密度→对VT的影响比较大(掺杂浓度较低时影响较小,较高时使VT漂移大)→可采用离子注入调整沟道局部的杂质浓度来控制VT.⑥表面态电荷密度QSS的影响~QSS总是正的,密度为1011~1012cm-2;主要由界面态、可动离子、和电离陷阱等组成.→QSS影响对VT的控制→较大的QSS将使得制作增强型n-沟和耗尽型p-沟MOSFET较为困难.5.3理想MOSFET的输出特性计算*基本假定:①缓变沟道近似(GCA)~电场沿着沟道的分布是缓慢变化的,即在沟道各点总有E(y)<VDsatVGSDGSp+p+沟道长度调制效应3、漏极电流的近似表达式将此Qn代入ID中，并经积分后得：此时所对应的漏极电流称为饱和漏极电流IDsat，这一点正好是抛物线的顶点。所以VDsat也可由令而解出。可见|Qn(L)|是随VDS增大而减小的。当VDS增大到被称为饱和漏源电压的VDsat时，Qn(L)=0，沟道被夹断。显然，（5-52）（5-53）饱和漏极电流IDsat当VDS>VDsat后，简单的处理方法是从抛物线顶点以水平方向朝右延伸出去。以不同的VGS作为参变量，可得到一组ID~VDS曲线，这就是MOSFET的输出特性曲线。对于P沟道MOSFET，可得类似的结果，式中，以上公式虽然是近似的，但因计算简单，在许多场合得到了广泛的应用。实测表明，当VDS>VDsat后，ID随VDS的增大而略有增大，也即MOSFET的增量输出电阻不是无穷大而是一个有限的值。5.3.2饱和区的特性通常采用两个模型来解释ID的增大。5.4MOSFET的小信号交流参数1、跨导gm跨导代表转移特性曲线的斜率，它反映了栅电压VGS对漏电流ID的控制能力，即反映了MOSFET的增益的大小。非饱和区：饱和区：2、漏源电导gdsgds是输出特性曲线的斜率，也是增量输出电阻rds的倒数。非饱和区当VDS很小时饱和区作业：1．在的P型Si<111>衬底上制成一铝栅MOS晶体管。栅