微机原理09

nullnull6.1 存储系统的基本概念 6.2 半导体存储器 6.3 高速缓冲存储器（Cache） 6.4 微机的外部存储器 第六章 存储器系统null6.1 存储系统的基本概念一、存储系统的层次结构微机存储系统有三个基本参数：容量、速度、成本 容量：以字节数表示 速度：以访问时间TA、存储周期TM或带宽BM表示 TA——从接收读申请到读出信息到存储器输出端的时间 TM——连续两次启动存储器所需的最小时间间隔 TM > TA null一、存储系统的层次结构w——数据总线宽度成本：以每位价格表示存储系统的基本概念null一、存储系统的层次结构速度成本低磁带磁盘半导体主存储器Cache寄存器存储系统的基本概念null一、存储系统的层次结构存储系统的基本概念外存平均访问时间ms级 硬盘9~10ms 光盘80~120ms内存平均访问时间ns级 SRAM Cache1~5ns SDRAM内存7~15ns EDO内存60~80ns EPROM存储器100~400nsnull一、存储系统的层次结构存储系统的基本概念寄存器Cache主存储器辅助存储器(磁盘)大容量存储器(磁带)外存储器内存储器null二、存储器访问的局部性原理存储系统的基本概念存储器访问的局部性指处理器访问存储器时，无论取指令还是取数据，所访问的存储单元都趋向于聚集在一个较小的连续单元区域中。 时间上的局部性——最近的将来要用到的信息很可能就是现在正在使用的信息。主要由循环造成 空间上的局部性——最近的将来要用到的信息很可能与现在正在使用的信息在空间上是邻近的。主要由顺序执行和数据的聚集存放造成null二、存储器访问的局部性原理存储系统的基本概念存储器的层次结构是依靠存储器访问的局部性实现的存储器的层次结构的性能由命中率来衡量： 命中率——对层次结构存储系统中的某一级存储器来说，要访问的数据正好在这一级的概率null二、存储器访问的局部性原理存储系统的基本概念例：两级存储系统 M1 访问时间TA1， 命中率H M2 访问时间TA2则平均访问时间 TA=HTA1+(1-H)TA2规定：访问时间比 访问效率 则null二、存储器访问的局部性原理存储系统的基本概念追求101.01.0r=1r=2r=10r=100eHnull6.2 半导体存储器一、半导体存储器的分类RAM静态RAM（SRAM） 动态RAM（DRAM）ROM掩膜型ROM 可编程ROM（PROM） 可擦除可编程ROM（EPROM） 电可擦除可编程ROM（E2PROM)null半导体存储器二、半导体存储器的组成P. 157三、静态RAM（SRAM）SRAM基本存储电路 P. 159null半导体存储器三、静态RAM（SRAM）存储矩阵地址译码器地址寄存器地址总线读写放大器数据寄存器数据总线控制电路OEWECESRAM芯片的结构null半导体存储器三、静态RAM（SRAM）SRAM的特点 读写速度快 所用管子数目多，单个器件容量小 T1、T2总有一个处于到通状态，功耗较大SRAM通常用来做Cachenull四、动态RAM（DRAM）半导体存储器行选择信号列选择信号数据输入输出线刷新放大器单管动态存储电路null四、动态RAM（DRAM）半导体存储器存储矩阵地址总线I/O缓冲器数据总线读写控制/动态刷新电路RAS#DRAM芯片的结构地址锁存器CAS#WE#null四、动态RAM（DRAM）半导体存储器DRAM的特点 所用管子少，芯片位密度高 功耗小 需要刷新 存取速度慢DRAM主要用来做内存null四、动态RAM（DRAM）半导体存储器DRAM的种类FPM DRAM 存取时间80~100ns EDO DRAM 存取时间50~70ns SDRAM 存取时间6~10nsnullSIMM——Single Inline Memory Module 单列直插式内存模块 72线：32位数据、12位行列公用地址、RAS#、CAS#等 在Pentium微型机中必须成对使用 FPM/EDO四、动态RAM（DRAM）半导体存储器DRAM内存条的种类nullDIMM——Dual Inline Memory Module 双列直插式内存模块 168线：64位数据、14位行列公用地址、RAS#、CAS#等 可单数使用 FPM/EDO/SDRAM四、动态RAM（DRAM）半导体存储器DRAM内存条的种类null五、只读存储器（ROM）P.166六、内存的扩展P. 169位扩展 地址扩展将多个内存芯片用位扩组装成内存模块（即内存条） 将多个内存条插到内存插槽中——地址扩展半导体存储器null七、内存的奇偶校验处理器存储器阵列DRAM0DRAM1DRAM2DRAM3DRAM4DRAM5DRAM6DRAM7DRAMPB奇偶检查器/产生器PB8位9位半导体存储器null半导体存储器八、内存地址分析译码器74LS138null半导体存储器八、内存地址分析例：2764为8K8的EPROM芯片，要求其地址范围是FA000H~FBFFFH， 设计 领导形象设计圆作业设计ao工艺污水处理厂设计附属工程施工组织设计清扫机器人结构设计 其连线。 null半导体存储器九、Pentium与内存的连接82439TX系统控制器（MTXC）null半导体存储器九、Pentium与内存的连接82439TX系统控制器（MTXC）null半导体存储器九、Pentium与内存的连接null6.3 高速缓冲存储器（Cache）一、Cache的工作原理Cache的结构02n-1主存1块0块M-1M个块 每块K个字节Cache标签块0C-1C个槽 每个槽K个字节null高速缓冲存储器（Cache）一、Cache的工作原理地址映象直接映象每个主存块只允许放到Cache的特定的槽中优点：简单 缺点：Cache命中率低、 Cache空间利用率也低字节号槽号标签null高速缓冲存储器（Cache）一、Cache的工作原理地址映象全相联映象每个主存块允许放到Cache的任何一个槽中字节号标签优点：复杂 优点：Cache命中率高、 Cache空间利用率也高null高速缓冲存储器（Cache）一、Cache的工作原理地址映象组相联映象把Cache分成若干组，每组若干个槽。 设每组有J个槽，称为J路组相联 每个主存块允许放在特定组内的任意一个槽中字节号组号标签null高速缓冲存储器（Cache）一、Cache的工作原理替换算法1. 最近最少使用（LRU） 需要记录使用情况的历史信息 2. 先进先出（FIFO） 用循环移位寄存器 3. 用得最少（LFU） 每个槽增加一个计数器写入策略通写 回写null高速缓冲存储器（Cache）二、Pentium的片内CacheCache分成独立的8K代码Cache和8K数据Cache 采用二路组相联方式 支持通写和回写两种写入方式 采用LRU替换算法null高速缓冲存储器（Cache）二、Pentium的片内Cachenull高速缓冲存储器（Cache）二、Pentium的片内Cache每个Cache有0路和1路两个4KB缓存组成 Cache中数据操作的基本单元为32个字节，一个单元称为一个数据线，每个4KB缓存区有128个数据线 片内Cache不能只填充部分数据线，这就是缓存式读总线周期要进行四个四字数据传送的原因 每个4KB缓存区有一个与之对应的标记目录，每个标记目录含有128个标记表项，记录着数据线的使用情况以及数据线中的数据是否无效了null高速缓冲存储器（Cache）二、Pentium的片内Cache读操作 命中 未命中——进行高速缓存数据线填充读操作，在突发式读总线周期中读入256位数据 写操作 回写 通写 WB/WT#信号null高速缓冲存储器（Cache）二、Pentium的片内CacheCache的清除——两种方法： 通过使FLUSH#输入低电平 通过指令INVD、WBINVDnull高速缓冲存储器（Cache）三、Pentium的外部Cache外部Cache称为二级Cache——L2 Cachenull高速缓冲存储器（Cache）三、Pentium的外部Cachenull6.4 微机的外部存储器磁表面存储器 光盘存储器